当前位置: 首页 > >

实验三 基本门电路逻辑功能的测试

发布时间:

实验三 基本门电路逻辑功能的测试

一 实验目的
1 熟悉能主要门电路的逻辑功; 2 掌握基本门电路逻辑功能的测试方法. 二 使用仪器 DZX-2 型电子学综合实验装置(简称实验台);双踪示波器;学生万 用表. 三 实验原理 1 集成电路芯片介绍 数字电路实验中所用到的集成芯片多为双列直插式,其引脚排列 规则如图 1-1。其识别方法是:正对集成电路型号或看标记(左边的 缺口或小圆点标记),从左下角开始按逆时针方向以 1,2,3…依次 排列到最后一脚。在标准形 TTL 集成电路中,电源端 Vcc 一般排在 左上端,接地端(GND)一般排在右下端,如 74LS00。若集成芯片 引脚上的功能标号为 NC,则表示该引脚为空脚,与内部电路不连接。 本实验采用的芯片是 74LS00 二输入四与非门、74LS20 四输入二与非 门、74LS02 二输入四或非门、74LS04 六非门,逻辑图及外引线排列

A

14 13 12

11 10 9

8

Vcc

&

&

U?

14 13 12 11 10 9

8

.

Vcc

&

7 4LS0 0

7 4LS2 0

&

&

GND

&

GND

12
7 4LS0 0

3 45

U?
14 13 12

11 10 9

67 8

1 23 45
7 4LS2 0

67

U?

14 13 12 11 10 9

8

Vcc

1

1

Vcc

7 4LS0 2

7 4LS0 4

1

1

GND

GND

12
图见图7 41L-S10 。2

3 45

67

1

2 3 45

7 4LS0 4

67

2 逻辑表达式:

图 1-1 逻辑图及外引线排列

非门

YA

1-1

2 输入端与非门 Y A ? B

1-2

4 输入端与非门

Y A?B?C?D

1-3

或非门

Y AB

1-4

对于与非门,其输入中任一个为低电*“0”时,输出便为高电*“1”。

只有当所有输入都为高电*“1”时,输出才为低电*“0”。对于 TTL

逻辑电路,输入端如果悬空可看做;逻辑 1,但为防止干扰信号引入,

一般不悬空,可将多余的输入端接高电*或者和一个有用输入端连在

一起。对 MOS 电路输入端不允许悬空。对于或非门,闲置输入端应 接地或低电*。

四 实验内容及步骤 1 逻辑功能测试 ①与非门逻辑功能的测试: * 将 74LS20 插入实验台 14P 插座,注意集成块上的标记,不要 插错。 * 将集成块 Vcc 端与电源+5V 相连,GND 与电源“地”相连。 * 选择其中一个与非门,将其 4 个输入端 A、B、C、D 分别与 四个逻辑开关相连,输出端 Y 与逻辑笔或逻辑电*显示器相连,如 图 1-2。根据表 1-1 中输入端的不同状态组合,分别测出输出端的相 应状态,并将结果填入其中。

表 1-1
ABCDY 1111 0111 0011 0001 0000

U?

7 4LS2 0A

V cc

1 4 +5V

A

B

&

y

C

D

7

图 1-2

②或非门逻辑功能的测试: 将 74LS02 集成芯片按照上述方法插入实验台的 14P 插座,选择
其中一个或非门,将其输入端与逻辑电*相连,输出端与逻辑笔相连,

U?

如图 1-3。根据表 1-2V中cc 输入端的不同状态组合,分别测出输出端的

相应状态,并将结果填+ 5V入其中。

1 /2 7 4 LS0 2
14

表 1-2

A

1

Y

A

B

Y

0

0

B

7

图 1-3

0

1

1

0

1

1

③用上述同样的方法测试 74LS00、74JS04 的逻辑功能。

2 传输性能和控制功能的测试

A

&

参照图 1-4,从 74LS00 芯片中选取

1 KHZ
逻辑电* B

Y

一个 2 输入与非门,

A 输入端接频率为

1KHz 的脉冲信号,

1 /4 7 4 LS0 0
图 1-4

B 输入端接逻辑电 *开关,输出端 Y

接示波器。用双踪

示波器同时观察 A 输入

端的脉冲波形和输出端 Y 的波形,并注意两者之间的相位关系。按

表 1-3 的要求测试,并将结果填入表中。

表 1-3

参照图 1-5, 从 74LS02 芯片中选

取一个 2 输入或非门,A 输入端接频率 为 1KHz 的脉冲信号,B 输入端接逻辑

A

BY

电*开关,输出端 Y 接示波器,将测试 .. . .

.

结果填入表 1-4。

1 KHZ

.

..
.1
.

..

..

.

1 KHZ .

..
.0
.

A

BY

.

.

V cc + 5V

1 /2 7 4 LS0 2 14

. A

1

B

7

.

.

图 1-5

.

..

..

.

1 KHZ .

.. .
.
表 1-4

Y 示. 波器

.

..

..

.

1 KHZ .

..

..

.

1 KHZ .

..
.1
.
..
.0
.

五 实验报告及要求 1 画出规范的测试电路图及各个表格。 2 记录测试所得数据,并对结果进行分析。 3 简述与非门、或非门闲置脚的和处理办法。

思考题
1、TTL 器件与 CMOS 器件在处理不是用的输入管脚上有什么区别? 2、为什么没有要求测量 CMOS 器件的电流参数? 3、通过本次实验,总结 TTL 及 CMOS 器件的特点及使用的收获和体会。

实验一 门电路逻辑功能测试
一、实验目的 了解逻辑箱的结构,熟悉其使用方法;掌握门电路逻辑功能的测试。
二、实验仪器和器材 仪器:DS-1 型 EDA 数字电路实验系统,GDM-8145 数字万用表,SS-7802 二踪示波器,EE1642B1 型函数信号发生器,YB1719A 直流稳压电 源 器材:74LS00、74LS02、74LS04、74LS08、74LS32、74LS86、74LS20、
CD4011 三、预*要求
1. 阅读附录一、附录二、附录三、附录四、附录五 2. 查阅附录六,查找本次实验所用集成块的管脚图、真值表。 四、实验内容及步骤 3. 逻辑箱的使用: (1) 观察实验箱插件板的结构,熟悉电源的正极、负极、信号源输出、逻
辑开关的电*输出、发光二极管显示输入。

(2) 开机后用万用表检查电源是否符合电路或集成组件的要求,一般 TTL 电路为 5V。
(3) 测试逻辑开关和发光二极管显示功能。将逻辑开关 K 的输出接到二极 管 LE 上,检查 K1~K8 逻辑开关的电*输出状态,灯亮表示高电*,灯 暗表示低电*;取一根导线,一端插入逻辑开关 Ki 的输出插孔,一端 插入二极管显示输入插孔,拨动逻辑开关,输出高电*时,二极管亮, 输出低电*时,二极管暗,逐个检查其正确性。
(4) 测试逻辑开关和发光二极管所对应的高低电*,用数字万用表测量具 体电压值。
(5) 用示波器观察连续矩形波信号和单脉冲 P+、P-信号,并记录其波形参 数。

2.门电路逻辑功能测试: 实验前,先检查逻辑箱电源是否正常,然后选择实验用的集成块,按
接线图接好连线。特别注意:VCC 与地线不能接错。线接好后经实验指导 老师检查无误,方可通电实验。实验中改动接线应先断开电源,接好线后 再通电实验。 (1) 与非门(74LS00): 将 74LS00 中的一个与非门的输入端 A、B 分别接逻辑开关 Ki+1、Ki,输 出端 Y 接发光二极管,电路如图 1-1,检查线路正常之后,接通电源,拨动 开关,使输入处于如表所示的各种状态,并记录对应的输出状态,并同时用 数字万用表测其具体的电压值。 (2)与门(74LS08):步骤同上 (3) 或门(74LS32):步骤同上 (4) 非门(74LS04):步骤同上 5) 或非门(74LS02):步骤同上 6) 异或门(74LS86):步骤同上 3. 逻辑门传输延迟时间的测量。 用六反相器(非门)按图 1—7 接线,输入 200KHz 连续脉冲,用双踪示波 器测输入,输出相位差,计算每个门的*均传输延迟时间的 tpd 值。 4. 利用与非门控制输出。 用一片 74LS00 按图 1—8、图 1—9 接线,输入端 A 接电*开关 K,输入端 B 接 1KHZ 的脉冲信号,在逻辑箱上接线,用双踪示波器观察电*开关 K 对输出 脉冲的控制作用,画出输入端 A、B 输出端 Y 的时序图。

5. 用与非门组成其他门电路并测试验证。 (1).组成或非门。 用一片二输入端四与非门组成或非门

Y=

画出电路图,测试并填表 1—7

(2).组成异或门 (a) 将异或门表达式转化成与非门表达式。 (b) 画出逻辑电路图。 (c) 测试并填表 1—8。

五.实验报告 1.按要求填写各实验表格。 2.回答问题: (1)怎样判断门电路逻辑功能是否正常? (2)TTL 与非门电路多余输入端的处理方法有几种?试举一、二例子。 (3)与非门一个输入接连续脉冲时,其余端什么状态时允许脉冲通过?什 么状态时禁止脉冲通过?
(4)与非门输入端通过电阻接地,电阻值对逻辑功能的影响是什么? (5)异或门又称可控反相门,为什么?




友情链接: